METHOD AND CIRCUIT FOR CALCULATION OF MEDIAN

Publication number: JP62109171
Publication date: 1987-05-20

Inventor:

KIDA YASUSHI

Applicant:

SUMITOMO ELECTRIC INDUSTRIES

Classification:

- international:

G06F7/24; G06F7/02; G06F17/18; G06F7/22;

G06F7/02; G06F17/18; (IPC1-7): G06F7/24; G06F15/36


- european:

Application number: JP19850250383 19851108 Priority number(s): JP19850250383 19851108

Report a data error here

Abstract of JP62109171

PURPOSE:To calculate the median at high speed by using (N+1) pieces of counter circuits corresponding to the data value and integrating the number of data smaller than or equal to said data value through each counter circuit to obtain a counter circuit having 1/2 total data quantity. CONSTITUTION: The count modules Z0, Z1-ZN which are exactly equal to each other are connected in series and in parallel. The clock signals 11 are added with an initialization signal 9 and an input control signal 6 defined as false. Thus those modules are changed successively at and after the module Z0 having the order signal 12 set at the lowest rank. Then the order deciding job is through when the order signal of the highest module ZN is false. While the module Zd stores it own order D in a counter circuit 16. Then the input data 5 is supplied with the signal 6 defined as genuine. Thus the module Zd integrates the total sum SIGMAd of data following D. When all data are supplied, the SIGMAd serves as the order number showing the order of the data D counted from the lowest rank. Then the module number D is outputted to an output signal 10 from the module of the order corresponding to the center value. Then the number D shows the center value.



Data supplied from the esp@cenet database - Worldwide

⑩特許出願公開

四公開特許公報(A)

昭62-109171

®Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)5月20日

G 06 F 15/36 7/24 8320-5B 7313-5B

審査請求 未請求 発明の数 3 (全11頁)

❷発明の名称

中央値算出方法および回路

②特 願 昭60-250383

②出 願 昭60(1985)11月8日

砂発明 者

木 田

聚

大阪市此花区島屋1丁目1番3号 住友電気工業株式会社

大阪製作所内

②出 願 人

住友電気工業株式会社

大阪市東区北浜5丁目15番地

邳代 理 人 弁理士 川瀬 茂樹

明 細 種

1 発明の名称

中央値算出方法をよび回路

- 2 特許請求の範囲
- (1) 入力されるべきデータ X のとりうる値が 0、1、2、・・・・、N であつて、入力されたデータの数が M であるデータ 群の中央値であるであるデータ 値に対して、 ZN を設け、各計数回路 Zd で が M であるデータ 値に X N を設け、各計数回路 Zd で が ないので A M で A M を B C M を B C M を B C M を B C M を C M を B
- ② 入力されるべきデータ※のとりうる値が 0、1、
 2、…Nであつて、データ値に対応する複数の
 同一の計数モジュール Zo、Z1 …、 Zn が並

列および直列に接続されて成る中央値算出回路 であつて、各計数モジュール Zo 、Zi 、····、ZN には、初期化信号 9 によつて 0 にクリャされ降 接する下位のモジュール Zd-1 からの順位信号 12が真である時にクロック信号11を計数す る第1計数回路16と、前記初期化信号9によ つて真にセットされ上記順位信号12をクロッ ク信号1周期間だけ遅延させて隣接する上位の 計数モジュール Z d+1 への順位信号13となす フリップフロップ18と、入力データ5と前記 第1計数回路16の計数結果17とを比較し、 入力データ5が第1計数結果17以上である時、 敢は入力データ 5 が第 1 計数結果 1 7 以下であ る時に真となる第1比較結果信号20を発生す る第1比較国路19と、初期化信号9によつて 0 にクリヤされ入力制御信号 6 と上記第1 比較 結果信号20がともに真である時に、計数制御 僧号7に応じて、計数結果を1増加させ、或は 1 減少させる第2計数回路21と、比較入力信 号8と前記第2計数回路21の計数結果22を

٠.

- (3) 各計数をシュール Zo、 Z1、 Z2、 、 、 、 ZN は 比較入力信号 8 の記憶回路を有し入力データ 5 と同一のデータ信号線を用いて比較入力信号 8 を上記記憶回路に記憶せしめるようにしたこと を特徴とする特許請求の範囲第 (2) 項記載の中央 値算出回路。

8 発明の詳細な説明

51 技 術 分 野

この発明は、多数のデータの中央値を算出する 方法と中央値算出回路に関する。

信号の大坂的な変化の、変化部分を鈍化させる ことなく、ランダムなノイズを除去するためには、 中央値フィルタが有効である事が知られている。 のみゲート回路 2 4 は出力 制御信号 2 7 を 其とするものであつて、入力データ 5 の信号線は出力信号線を共用するようにしたことを特徴とする特許請求の範囲第②項記載の中央値算出回路。

(5) 入力されるべきデータ X のとりうる値が 0、 1、2、···· N であつて、データ値に対応する複 数の計数モジュールZ。、Zi、・・・・Znが並列およ び直列に接続されてなる中央値算出回路であつ て、各計数モジュールZo、Zi、····、Znには、 そのモジュール番号Dを記憶するモジュール番 号記憶手段と、入力データ5と前記モジュール 番号記憶手段のモジュール番号Dとを比較し、 入力データ 5 がモジュール番号 D 以上である時、 或は入力データ 5 がモジュール番号 D 以下であ る時に真となる第1比較結果信号20を発生す る第1比较回路19と、初期化信号9によつて 0 にクリヤされ入力制御信号 6 と第 1 比較結果 信号20とがともに真である時に、計数制御信 母7に応じて計数結果を1増加させ或は1減少 させる計数回路21と、比較入力信号8と前記

ノイズが多く含まれる各種の計測信号、 画像信号の前処理として、ノイズを除去するために、中央値フィルタを用いる事が望まれる。

中央値フィルタは、各点の信号値を、その周辺の一定領域内の原信号値の統計的中央値(メジアン)で図き換えるものである。

原信号には、多くのノイズが含まれている可能性があるが、このノイズはランダムなノイズであるから、信号の中央値を求めることによつて、ノイズの影響を除くことができる。

中央値フイルタを実現するには、数多くのデータから、中央値を算出しなければならない。 しかし、中央値の算出には、一般に長時間を要し、実用化できない場合が多い。

本発明は、高速の中央値フィルタのための中央値算出回路に関する。

まず、中央値の定義などについて説明する。

 であるが、計測信号などは全てA/D 変換してから処理するので、正の整数、すなわち自然数として取扱われる。つまり、ここで、データXは自然数である。i番目のデータがXiである。

平均値は、全デークの和を、データ数Mで割つたものである。ととでは、平均値を用いず、中央値を用いる。平均値は、中心から離れたノイズの影響を強調しすぎる傾向がある。平均値に関して対称であつて、分散の小さいデータ分布でない限り、平均値は、ノイズを強く反映する。そとで、ノイズの影響をあまり受けない中央値を用いる。

データ群 | Xi | を、小さいものから順に並べか えることができる。これを、Yi 、Yi 、 ····、YMと する。YM はもとのタータ | Xi | のいずれかに等 しい。しかも、不等式

$$Y_{k-1} \le Y_k \quad (k = 1, 2, \dots, M)$$
 (1)

が常に成立するようにする。

中央値 M。というのは、 k = M / 2 ·: としたもので ある。つまり

ヒストグラムというのは、あるデータ値 D に属するデータの個数 Pd を、 グ ヲ フ に表わしたものである。 横軸を D 、 縦軸を Pd と し て 、 棒グラフで表現したものがヒストグラムである。

そうすると、データの値が 0、1、2、····、N であるから、それぞれに属するデータ数 Po、P:、··、を全て求めて、下から、又は上から M/2 番目のデータがどれであるかを調べ、そのデータPdが中央値 Mo という事になる。

ヒストグラムを作るという事は、データ値Dに 対するデータ数 Pd を確定することである。

第2図は従来例に係るヒストグラム国路の構成 を示す。

数多くの入力データ(Xi)は、データ番号の順 に入力データ5として、デコーダ28に入力される。

予め、データの値 0、1、2、…、N に対応して、(N+1)個の計数回路 3 0 が設けられている。デコーダ 2 8 は、入力データが D であれば、 D 番目

$$M_0 = Y M/2$$
 (2)

である。最小のものから数えても、最大のものか ち数えても M/2 番目にあるから中央値という。

実際には、データの値 X がとりりる値の数は限 られている。この数が (N+1) であるとする。 X は 0、1、2、……、N の (N+1) とおりの値しかと れないとする。データ総数 M の方が (N+1) より ずつと多いとする。この場合、あるデータ値 D に 風するデータの数を Pd とすると、

$$M = \sum_{d=0}^{N} P_d \tag{3}$$

である。

中央値を求めるということは、

$$\frac{\mathbf{M}}{2} = \sum_{\mathbf{d}=0}^{\mathbf{S}} \mathbf{P} \mathbf{d} \tag{4}$$

となるようなSの値を求める、という事である。 これは、ヒストグラム法によつて与えられる。

の計数回路30にひとつの計数指示29を与える。

入力データが入るたびに、その値に対応する計数回路 3 0 の値が増える。結局、全てのデータが入力された時、計数回路 3 0 は、それぞれの値のデータの数 P。、P1、・・・・PNを計数していることになる。

そこで、下限値のデータ数 Po、又は上限値のデータ数 PNから、順にデータの個数を積算してゆき、積算したものが、データ総個数 MMの半分M/2を越えた時、最後に積算した個数 PSを与えた値Sを求めて中央値とする方法が採られてきた。

つまり、不等式

$$\sum_{A=0}^{S} P_A \ge \frac{M}{2}$$
 (5)

$$\sum_{d=0}^{S-t} P_d < \frac{M}{2}$$
 (6)

が成立するようなSの値が中央値Moである。

第2図の回路に於て、全てのデータが入力され

終のた時、ヒストグラム Po、Pi、…、PNが求め ちれている。ヒストグラム自体は高速に求めるこ とができる。

しかし、データのとりうる値の数(N+1)が大きい場合、計数結果 P。、P1、…、Pxの読み出しと、積算に時間を要する。

このため、中央値を高速に算出する、という事 はできないととが多い。

(分) 目 (的

入力データを全て入力し終つた後、遅延時間を く、中央値を直ちに算出できるようにした高速の 中央値算出方法と回路とを与える事が本発明の第 1 の目的である。

同一の回路の繰返しであつて集積回路化が容易な中央値算出回路を与える事が本発明の第2の目的である。

入力データを与えながら、連続的に中央値を求めてゆくことのできる中央値算出回路を与える事が本発明の第 8 の目的である。

四 本発明の方法

が D であれば、それに対応するひとつの計数回路 のみがひとつカウントを進めるだけであつた。

しかし、本発明では、データ D が入力されると、これ以下の値に対応する(D+1)個の計数回路 Z_0 、 Z_1 、 Z_2 ····、 Z_d の全てに対して、計数値に+1 のカウントがなされることになる。

これまでの説明に於て、 Set D以下のデータの総数であるとしているが、 これは下限値から総数を求めているものである。

本発明に於ては、上限値から計数しても差支えない。 この場合 Σαは D 以上のデータの総数であるとし、ののかわりに、

$$\Sigma d' = \sum_{k=d}^{N} P_k$$
 (8)

というように定義できる。 これについては後に述べる。

(7)式で定義される預算データ数 Σ d を 、 D 以下 のデータ値をもつデータの数として求めると、 Σ 。、 Σ_1 、 Σ H は、単調増加数列をなす。 Σ H は絵デ 本発明に於ては、ヒストグラム Po、Pi、....、PN を求めない。つまり、データ D に属するデータの数 Po をいつたん求める、という手順を踏まない。

データ 0、1、 \cdots 、N に対応する (N+1) 個の計数回路 Z_0 、 Z_1 \cdots 、 Z_N を設ける、という点は同じである。

しかし、計数回路 Zd は、ヒストグラム Pd を求めるのではなく、データ D までのデータ数の総計を求めるようにする。

すなわち Zd は、データが O、1、…、D の 9 ちのどれかであるデータの数を計数するのである。

計数回路 Z_d の最終的な計数値を Σ_d によつて表わす。 Σ_d は、 D 以下のデータ値をもつデータ数の総数であるから、次のように軽くこともできる。

$$\sum d = \sum_{k=0}^{d} P_k \tag{7}$$

Σdを簡算データ数と呼ぶ。

第2図のヒストグラム国路に於ては、データ値

ータ数 M である。 Σ d は データ D が 最下位か 5 数 えて何番目であるかを表わす順位数であると考え ることができる。

とれらの計数回路のうち、ただひとつについて、 直近の計数回路の積算データ数について、

$$\Sigma d - t < \frac{M}{2} \leq \Sigma d$$
 (9)

となるものが存在する。との計数国路のデータ数 Dが中央値M。である。

こうして、中央値 Mo を求めることができる。 不等式(9)が、(7)式で定義される計数回路に対して、中央値を算出するための基準になる。

入力データが与えられた後に行なわなければな ちないのは、(9)式の比較演算だけである。

ヒストグラムの個数を上限値 N から故えて、(8)式のように定義したデータ数を用いてもよい。との場合、 $\Sigma_0 \sim \Sigma_N$ は単調に減少する数列をなす。 Σ_0 が最大である。

ある針数回路(Dがデータ値)Zd について、

$$\Sigma'd+1 < \frac{M}{2} \leq \Sigma'd$$
 (10)

となるような Za が存在する。 このとき Dが中央値 M。である。

つまり、計数回路は、最下位のヒストグラムPoから加算してゆくタイプのもの、すなわちX ≦ Dであるデータ数を積算してゆくものであつてもよい。

前者の場合、(7)、(9)式による。後者の場合、(8)、(10)式による。

いずれにしても、ある計数回路 Z d の 積算データ数と、積算の方向とは反対側に隣接する直近の計数回路の積算データ数との間に、M/2 が存在するような計数回路 Z d を 求 め れ はよい。その対応データ値 D が中央値 M。である。

従来のヒストグラム回路は、ヒストグラムPdを求めた。しかし、これであれば、積算データ数 Σ d $= \Sigma$ Pdを、各データ値 D について求めてゆかなくてはならない。

ととになり、 4ビットであれば (N+1) は 16 とい うことになる。 N は任意に定める事ができる。

データ値が 0、1、2、・・Nの値しかとらないという事によつて本発明の用途が制限されるわけではない。 データの値に対応して、データの数だけ等価を計数モジュール Z_0 、 Z_1 、 Z_2 ・・ZNを設ける。この点は、第 2 図に示すヒストグラム回路と同じようではあるが、ヒストグラム回路はデータ Dに対しそのヒストグラム値 Pd を求めるのに、本発明の Z_0 は 世質 データ数 Σ dを求める。各モジュール Z_0 ~ Z_1 には入力データ S_1 、入力制御信号 S_2 、入力制御信号 S_3 、及びクロック信号 S_1 1 が並列に与えられている。

また、各モジュール Z₀ ~ Z_N から、出力信号 1 Q が並列接続されて取り出されている。

入力データ5、比較入力データ8、及び出力信 号10は、それぞれ複数ピットの2進級であつて、 数値をあらわす複数本の信号線からなる。

各計数セジュールは、最上位セジュール ZN から、最下位モジュール Zo まで順序づけられている。最上位モジュール ZN は、入力データ値 N に対応す

本発明では、Pd ではなく Zd を求めているので、 データの入力後、直ちに中央値 M。を知る事ができる。

出 本発明の回路

第1図によつて本発明の中央値算出回路の協成 及び作用を説明する。

(N+1)というのはデータがとりうる値の数である。データは、もともと連続量であるが、A/D 変換するので、デジタル量になり、これが(N+1) 種類の値しかない場合、これを自然数 0、1、2、… N に対応させる事ができる、従つて本発明では、データ値としては 0、1、2、…、 N に変換された後の段階に於ける処理に限定している。

N は有限の数である。 データについて、必要な ᅒ度が予め決定されるから、これによつて、A/D 変換の単位を決定し、N もこれによりきまる。 デ ータ値が 8 ピットであれば (N+1) は 256 という

る。最下位モジュール Z。は、入力データ値 0 に対応する。一般にデータ値 D に対応するものがZd と表現されている。

前節に於て、 2。 ~ 2x は計数回路と呼んだが、 ここでは、他に計数回路という言葉がででくるの で、区別するために、計数モジュールと呼ぶ。ま たは、単にモジュールという。

順序づけるための回路構成を、まず説明する。 各計数モジュール Zd には、直下のモジュールZd→1 から順位信号 1 2 が入力されている。そして、計 数モジュール Zd は、直上のモジュールに自己 の順位信号 1 3 を出力する。

最下位のモジュール Z。に対しては、これより 下位のモジュールがないが、下位のモジュールか らの順位信号として、常に「為」である信号が与 えられている。

最上位のモジュール ZN に現われた最終的な順位 信号は、初期化状態信号 2 6 として取り出されている。

はじめに、本発明の国路の動作を簡単に説明し、

次にモジュール内に含まれる団路の動作について 説明する。

本発明の回路は、まず初期化信号 9 を真とする事によつて初期化される。これによつて全ての計数モジュールの第 1 計数回路 1 6 の計数値が 0 にリセットされる。さらに、順位信号 1 2、1 3 を繰次的に伝達するフリップフロップの値を「真」にする。

との時、全ての計数モジュールは同一の状態に ある。

次に、計数モジュールの順位付けを行なり。

初期化信号 9 と、入力制御信号 6 とをともに「偽」に保つたまま、クロック信号 1 1 にパルスを加えてゆく。 順位信号 1 2 が、最下位のモジュールから順に、 1 クロックパルスあたり 1 モジュールずつ 真から偽に変化してゆく。 最上位モジュールの順位信号も偽になると、初期化状態信号 2 6 が偽となつて、モジュールの順位付けが完了する。

モジュールは全て同一の回路であるが、 とのよ うな順序付けによつて、自己の順位を識別、記憶

各計数モジュールは、クロック信号11にパルスが与えられた時の、下位モジュールからの順位信号12を記憶するためのフリップフロップ18を有する。

フリップフロップ 1 8 は、最初、初期化信号 9 によつて初期化され、その出力である順位信号1 3 が再となる。フリップフロップ 1 8 の入力、出力は再と偽の 2 値しかない。

既に述べたように、フリップフロップ18には、直下のモジュール 2 d-1の順位信号12が入力されている。クロック信号11にパルスが与えられるたびに、下位の順位信号12がフリップフロップの出力、つまりこのモジュールの順位信号13に移される。

展下位のモジュール Z。の フ リ ツ プ フ ロ ツ プ 1 8 に 対 して、 さらに下位モジュールの順位信号 1 2 というものはなく、 ここには、 「偽」の 信号 が 入力されるようになつている。

最初に、全てのモジュールの順位信号が真であるよう初期化されている。 1 回目のクロック信号

する。 つまり、 Za は、 自己の 取位が D である 事を知り、 第 1 計数 回路 1 6 に 記憶する。

この状態で、入力制御信号 6 を真とする。そして、入力データ 5 を、全計数モジュールに、 1 クロックパルスあたり、ひとつずつ入力してゆく。 こうすると、計数モジュール Zd は、 D 以下のデータの総数 Σα を 競 算してゆく。全てのデータが入力された時、中央値に対応する 阻位のモジュール (の)を満たす)から、そのモジュール 6 D が出力信号 1 0 に出力される。これが中央値 Mo である。

次に、ひとつの計数モジュールの中の構成と作用を説明する。全ての計数モジュールの回路構成は同一である。従つて、ひとつについて説明すれば、全てのモジュールについて理解する事ができる。

第1図に於て、Zd だけ内部の国路を書き、Z。、…、、Zd-1、…Zx については内部回路の図示を省略しているが、これらは同一であるので、図示していないだけである。

1 1 のパルスで、最下位モジュールZ。のフリップフロップ 1 8 の出力が、真から偽に変化する。 これは次のモジュール Z1 のフリップフロップ 1 8 に順位信号 1 2 として与えられる。 2 回目のクロック信号 1 1 のパルスで(以下、簡単のためクロックパルスと略すこともある)、このフリップフロップ 1 8 の出力が真から偽に変化する。この時、Zo、Z1 のフリップフロップが偽で、 Z2 ~ ZN のフリップフロップは真である。

Z₁ の順位信号 1 2 は、 Z₂ のフリップフロップ 1 8 につないであるから、 8 回目のクロックパルスによつて、Z₂ のフリップフロップ 1 8 の出力が 真から偽に変化する。

このようにして、D回目のクロックパルスによって、Zd-1 のフリップフロップの出力が真から 偽に変化する。 Zo ~ Zd-1のフリップフロップが 偽、 Zd ~ Zn のフリップフロップが真である。

 、「偽」が出力された時、全てのモジュールの順位 信号12、13の伝達が終了したといり事になる。

このように、下位から上位へ、クロックパルス 1個でとに、順位信号 1 3 が真から偽へ変わつて ゆく。これは、計数モジュールの下位からの順番 を決めるための手順なのである。

このため、各モジュールは第1の計数回路16 を備える。

第1計数回路 1 6 は、初期化信号 9 によつて 0 にリセットされた後、下位モジュールの順位信号 1 2 が真である間、クロック信号 1 1 のパルス数を計数する。

第1回目のクロック信号11のパルスが入つた時、最下位モジュール Z。は、下位モジュールからの順位信号12が「偽」であるから、その第1計数回路16はパルスを数えない。出力は0である。他のモジュール Z1~ Zn については、下位モジュールからの順位信号12が「真」である。このため、これらのモジュールの第1計数回路16は、ひとつのパルスを計数する。

、D″を記憶している。以下、ZNモジュールは N″ を記憶している。

つまり、各モジュールの下位からの眼位が第1 計数回路 1 6 の出力に保持されることになる。この値 D は、第1 比較回路 1 9 の 1 方の入力に与え られる。

以上が準備である。

順位付けが終り、初期化状態信号26が、真から偽に変化すると、いよいよデータ(Xi)を入力できるようになる。

クロック信号11のパルスひとつごとに、ひと つの入力データ5が、全ての計数モジュールZo~ Zn の第1比較回路19の他方の入力に与えられる。

入力データは X_1 、 X_2 、、 X_N の M 個のデータ 列であつて、クロックパルス ごとにひ とつ与えられる。データ $\{X_1\}$ のすべては、 $0 \sim N$ のいずれかの値をとつている。

第1比較回路 1 9 は、全モジュールに共通に与 えられている入力データ Xi と、 第 1 計数回路1 6 第2回目のクロックパルスが入つた時、Z₁ モジュールの順位信号 1 2 は偽になつている。 このため第 1 計数回路 1 6 は、 このパルスを数えない。 以後 Z₀、Z₁ モジュールの第 1 計数回路 1 6 の出力は 0、 1 であつて不変である。

このようにして、(D+1)回目のクロックパルスが入るまで、D番目のモジュールZd の第1計数回路16はクロックパルスを計えている。出力値はDである。(D+1)回のクロックは数えない。下位モジュールからの順位信号12が偽になつているからである。以後、Zd はクロックを数えないので、第1計数回路16の出力値はDのままである。

(N+1)番目のクロック信号11のパルスで、初期化状態信号26が真から偽に変わる。この時、全ての順位付けが終つている。2。モジュールの第1計数回路16は、10°を記憶している。2、モジュールの第1計数回路16は、1°を記憶している。2d モジュールの第1計数回路16は、

の計数結果17(つまりD)とを比較する。入力 データ Xi が D より 大きい時、及び、等しいとき (Xi≥D)、第1比較信号20は真となる。

反対に、Xi < D であれば、第 i 比較信号 2 0 は偽である。

第1比較信号 20は、アンドゲート 40の一方の入力につながれる。アンドゲート 40のもうひとつの入力には、入力制御信号 6 が与えられる。

各計数モジュール Z₀ ~ Zn は、第 2 計数回路2 1、 第 2 比較回路 2 3 、ゲート回路 2 4 およびパスパ ッファ 2 5 を有する。

アンドゲート 4 O は、 X1 ≧ D で あ つ て 、入力 制御信号 6 が真である時にのみ出力が真になる。

第2計数回路21は、入力制御信号6が真であり、かつ第1比較結果信号20が真(Xi≥D)である時のみ、計数制御信号7の指示によつて、計数結果22を、1だけ増加するか、又は1だけ減少させる。

第2計数回路21は、初期化倡号9によつて、 0に初期化される。つまり、第2計数結果22は、 、。 0 になつている。

そとで、計数制御信号 7 を増加指示 (+1) として、データを入力すれば、入力されたデータ $\{X_i\}$ の内、そのモジュール Z_d に対応づけられた値 D 以上の値 X をもつた $\{D \subseteq X_i\}$ ものの個数が計数される。これが第 2 計数結果 2 2 である。

入力済みのデータを中央値算出範囲から除きたい場合は、計数制御信号を減少指示(-1)として、除きたいデータ Xi を再度入力データ 5 として与えればよい。

計数制御信号は、このように、ゲータを加算したい時には(+1)の指示、ゲータ数を被算したい時には(-1)の指示を第2計数回路21に与える。

結局、第2計数回路21から出力される第2計数結果は、これまで入力されたデータ{ X_1 }の内、D以上であつたものの数 Σ' d を表わしていることになる。

とこで、∑d'というのは、(8)式で定義された積 算データ数に等しい。これは上部モジュールから 計えた積算データ数である。もちろんの式で定義

中央値 M。は、上方から数えても M/2 番目、下方から数えても M/2 番目の値である。

中央値 M。 化等しいデータ値 D をもつモジュール Zd 化於ては、 Σ d' \geq M/2 であるはずである。 これより下位の全てのモジュールに於て、 Σ d' はこれより大きいので当然 Σ d' \geq M/2 である。

結局、中央値をもつモジュールとそれ以下のモ ジュールについて、第2比較結果15は真となる。

ところが、中央値 M。のモジュールより 上位 のモジュールに於ては、積算データ数 Σ d' M/2 より小さい。つまり Σ d' M/2 である。第 2 比較結果 1 5 は偽となる。

つまり、 M_o = D (D を中央値とする) である ような場合、第 2 比較結果 **1 5** は

(1) Z。~ Ze に於て

真

(li) Zd+1~Zn 化於て

æ

となる。

中央値 M。を与える計数モジュール Zd は、自らの第 2 比較結果は真であるが、直上の計数モジュール Zd+1 の第 2 比較結果が偽となる、という事

される、下部モジュールから計えたものを使つて もよい。

Σα′が悠式の値に等しい理由を説明する。

 $D \le \{Xi\}$ となるデータの総数が $\Sigma a'$ である。 これは、第1比較回路19の出力が真になる回数 を数えているからである。ところが $D \le X$ という データは、D から N までのいずれかに等しいはず である、したがつて、 $D \sim N$ までのヒストグラム Pa $\sim PN$ のいずれかに加算されている。したがつ て、 $D \le X$ となるデータの数は、Pa から PN まで のヒストグラムの和に等しい。こうして、 $\Sigma a'$ が (B)式の餌に等しいことがわかる。

第 2 比較回路 2 3 は、第 2 計数結果 2 2 と、比較入力倡号 8 とを比較する。第 2 計数結果というのは、Σα′である。比較入力信号 8 は、全データ数 M の 1/2 の値、つまり、 M/2 である。

第 2 比較回路 2 3 は、Σ d′≥ M/2 の時、第 2 比較結果 1 5 を真とする。

によつて見い出すことができる。

ゲート回路24は、このような目的のために設けられている。自己のモジュールの第2比較結果15が真で、かつ直上のモジュールの第2比較結果14が偽である時のみ、ゲート回路24は、真となる出力制御信号27を出力する。

これ以外の時、出力制御信号 2 7 は、全て偽である。

すなわち、ゲート回路 2 4 の出力制御信号 2 7 が真となるのは、入力されたデータの中央値に対応づけられているモジュールただひとつである。

このモジュールより下位のモジュールに於ては、 自己の第2比較結果も直上モジュールの第2比較 結果もともに真であるから、出力制御信号は為と なる。

このモジュールより上位のモジュールに於ては、 自己の第2比較結果も、直上モジュールの第2比 較結果もともに偽であるから、出力制御信号27 は偽となる。

パスパッファ 2 5 は、第1計数回路16のデー

トゥタ値 D と、ゲート回路 2 4 の出力制御倡号 2 7 が 入力される。パスパッファ 2 5 の出力は、共通の 出力倡号 1 0 に接続されている。

出力制御信号27が真である時、パスパッファ25は、第1計数回路のデータ値Dを、出力信号10に出力する。出力制御信号27が真であるモジュールはただひとつしかなく、それはデータ値Dが中央値M。に等しいモジュールであつた。したがつて出力信号10に出力されているものが、中央値M。である。

出力制御信号 2 7 が偽である時、バスパツファ 2 5 の出力は高インピーダンス状態となる。 つま り、出力信号 1 0 になんらの影響を及ぼさない。

結局、出力信号10 に、中央値 Meの値が出力され、他のモジュールの存在によつて、これが妨げ ちれないようになつている。

とのようにして、データ入力が終了すると、同時に、その中央値 Moを即時に求めることができる。

M個のデータを全て与えてから、 M/2を比較入力信号 8 に入力すれば、全データが入力し終つて

データ線は、データのビット数だけ必要である。 たとえばデータが8ビットであれば、データ線は 8本必要である。データ線が多ければ、モジュー ルに対応するICのピンの数もそれだけ増える。 そこでデータ線を節波する事を考える。

比較入力信号線を省く。 このため、各計数モジュールの中に、比較入力信号 8 を記憶するための 比較入力記憶回路を新しく設ける。

入力データ線を共通にし、第1比較回路 1 9 へのデータ入力 (Xi) と、比較入力記憶回路へのM/2の入力とを時分割して与える事にする。

とりすれば、ICのピンの数を減らすことができ、プリント基板上の配線数も減らすことができる。モジユール相互の接続数を減少させる事ができる。

との結果、全体の回路をより小型に、かつ安価 に概成することができる。

また、入力データ線と、出力信号とが第1図では独立の2組のデータ線となつている。 しかし、 入出力データ線を1本にして、共用する事もでき はじめて、M個のデータについての中央値が求まることになる。

しかし、本発明では、データ入力をつづけなが ち、その時刻に於ける中央値 Mo (t) を 求め て ゆく ことができる。

すなわち、データを Xo、 Xi、 、 、 Xi-i というように i 個入力した時、比較入力倡号 8 を i / 2 とする。 このようにすれば、全ての時刻に於て中央値 Moth を求め、 Moth の時間的変動をモニタすることもできる。

データの入力される順序が全くランダムであれば、このような趣時的変化をモニタする、ということに意味はない。しかし、データ入力の群が、時間的に有意の変動をする場合は、中央値の時間的変化 Mo(t) をモニタすることは有用である。第2図に示すヒストグラム回路を用いて、このような事を行なりことはできない。

め 可能な設計変更

第1図の回路に於ては、入力データ5と、比較 入力信号8とが、別々のデータ線となつている。

る。

このため、各モジュールに、新しく読み出し信号端子を作り、読み出し信号が与えられた時のみ、入出力データ線に出力信号 1 0 が現われるようにする。読み出し信号がない場合は、入力データ 5 をこのデータ線に与え、第 1 比較回路 1 9 に入力されるようにする。

入力データと、出力信号とを同一の入出力データ級を使つて、入力、出力すると、入力データの 供給と、出力データの取出しは同時にはできない ようになる。

しかし、モジュール相互の接続数を減少させる ことができるし、ICのピンの数も減る。

従つて、回路をより小型かつ安価に構成できる。 さらに、第1図の回路は、フリップフロップ18 と、第1計数回路16とクロックパルスとを組合 わせて、下位の計数モジュール 2。、2、・・・・から、 順にこれに対応するデータ値、すなわちモジュー ル番号0、1、2、・・・・、N を第1計数回路16に保 待させるよりにしている。2d のモジュールの第1 ^ •

、▲ 計数回路16の計数結果17はDである。

この値は、各モジュール Zd について予め決ま つているのである。固定的なモジュール番号であ る。演算のつど計算しなおさなければならないと いりものではない。

そとで、フリップフロップ 1 8、 第 1 計 数 回路 1 6 のかわりに、固定的をモジュール番号記憶手段を設けるようにしてもよい。 これは D 番目のモジュールに対し、モジュール番号 D を固定的に対応させるものである。

たとえば、モジュール番号入力級を設けて、各端子を電源に、あるいはアースに直接つないで、 モジュール番号を決定するようにしてもよい。

- (1) データを入力するだけで、即座に中央値が得られる。
- (2) データの一部のみを入れかえて、新たな中央 値を求める際にも、新たに追加するデータと削 除するデータのみを入力するだけでよい。全て を計算しなおす必要がない。

. Z d ・・・・ 中央値を与えるモジュールで あつて説明用構成を示した計 数モジュール

Z d-1 · 直下の計数モジュール

ZN · ・・・ 最上位の計数モジュール

5 …… 入力データ

6 …… 入力制御信号

7 …… 計数制御信号

8 …… 比較入力信号

9 …… 初期化信号

10 … 出力データ

11 ・・・・ クロック信号

12 … 下位のモジュールの順位信号

13 … 順位 信号

14 ・・・・ 上位のモジュールの第2の 比較結果信号

15 … 第2比較結果信号

16 … 第1計数回路

17 · · · · 第1計数結果

18 フリップフロップ

- (8) データの範囲を少しずつ移動させながら、中央値を次々に求めてゆくフィルタ処理が高速に行なえる。
- (4) 本発明の回路は、全く同一のモジュールを必要個数相互接続すればよい。 1 モジュールをひとつの集積回路とすると、 1 種類の集積回路のみで作成することができる。
- (5) 複数のモジュールを 1 つの集積回路とする場合は、モジュール相互の接続が、単純な並列および直列接続のみであるから、同一パターンの繰返しのみでよく、設計が容易である。
- (6) 同様の理由により、集積度に応じて1つの築 種回路に築積するモジュール数が任意に選べる。
- (7) これらの結果、本発明の回路は安価に構成することができる。
- 4 図面の簡単な説明

第1図は本発明の中央領算出回路の回路構成例図。

第2図は従来のヒストグラム団路の回路構成例図。

19 … 第1比較回路

20 … 第1比較結果僧号

21 … 第2計数回路

22 … 第2計数結果

23 … 第2比較回路

24 ・・・・ ゲート回路

25 パスパツァア

26 … 初期化状態信号

27 · · · · 出力制御信号

28 # 3 - #

29 … 計数指示

30 … 計数回路

32 … 競出し出力

40 … アンドゲート

 発明者
 木田
 聚物

 特許出願人
 住友電気工業株式会社

 出願代理人
 弁理士
 川額
 茂樹

